Kraklog

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 목표 : 2bit 4x1 multiplexer 설계 top `define BUS_SIZE 2 `define SL_SIZE 10 //`define USE_GNE module part3(SW,LEDR); input [`SL_SIZE-1:0] SW; output [`SL_SIZE-1:0] LEDR; wire [`BUS_SIZE-1:0] U; wire [`BUS_SIZE-1:0] V; wire [`BUS_SIZE-1:0] W; wire [`BUS_SIZE-1:0] X; wire [`BUS_SIZE-1:0] m; wire s1,s0; assign s1 = SW[9]; assign s0 ..

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 목표 : 4bit output을 갖는 Multiplexer를 설계 topmodule `define BUS_SIZE 4 `define SL_SIZE 10 `define USE_GEN /*`ifedf MUX1 module mux_2x1 ( input [3:0] x , //side switch 0~3 input [3:0] y , //slide switch 4~9 input s , output reg [3:0] m //redLEDs ); always @ (*) if (!s) m = x; else m = y; `else */ module part2 (SW,LEDR); input [`SL..

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC module part1 ( input [9:0] SW , //slide switch output [9:0] LEDR //redLEDs ); assign LEDR=SW; endmodule 스위치에 LED를 할당하여 output

유튜브 채널 : https://www.youtube.com/@rooto2784/videos Chang Uk Park www.youtube.com [Verilog] 프로젝트 실습 '[Harman] 하만 반도체 설계/VerilogHDL' 카테고리의 글 목록 잡학다식 krakens.tistory.com [Nios II 임베디드 ] 프로젝트 실습 '[Harman] 하만 반도체 설계/NiosII' 카테고리의 글 목록 잡학다식 krakens.tistory.com [개인 실습 및 프로젝트] 'Study' 카테고리의 글 목록 잡학다식 krakens.tistory.com [Full Custom One Chip] 프로젝트 실습 '[Harman] 하만 반도체 설계/Full Custom One Chip' 카테고리의 글 목록 ..

module adder ( input clk, input [31:0]a , input [31:0]b , output reg[31:0]sum ); always @(posedge clk) begin sum