Kraklog

.프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 module mux4 ( input [3:0] mux_in_a , input [3:0] mux_in_b , input mux_sel , output reg [3:0] mux_out ); always @(*) begin if (mux_sel) mux_out = mux_in_a; else mux_out = mux_in_b; end endmodule `timescale 1 ns/1 ns module tb_mux4(); reg [3:0] mux_in_a ; reg [3:0] mux_in_b ; reg mux_sel ; wire [3:0] mux_out ; mux4 uMux4 ( .mux_in_a(mux_i..

1. 진행사항일반적으로 1,2번 핀이 VSS VDD VDC 핀으로 사용되지만 25 26번 핀으로 옮겨 입력핀과 출력핀 배치METAL1 과 METAL2를 가능한 수직으로 배열 (레이어 적층시 신호라인을 겹치지 않게 하기 위해서)161MUX LOGIC을 가장 하단에 배치 ONECHIP에서 가장 길기 때문161MUX SWITCH 을 그 위에 배치, 81MUX LOGIC이 길이가 비슷하기 때문에 윗단에 배치81MUX LOGIC을 세 번째줄에 배치 후 161MUX SWITCH와 입력부를 중앙으로 배치81MUX SWITCH, 41MUX SWITCH (우측 세번째줄), 21MUX SWTICH LOGIC, 가장 위에 41MUX LOGIC 을 배치입력 라인을 전부 중앙으로 배치해 설계 편의 추구 + 입력선의 길이,분기 ..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. Common Source Amplifier (공통 소스 증폭기) 이론 Schematic Diagram MOSFET 소신호 증폭기 구현 방식중 하나이다. 공통 소스 증폭기는 전압 증폭기로 사용되며, 게이트 단자로 입력신호가 들어가고, 드레인 단자로 출력신호가 나온다. 소스 단자는 공통으로 사용되는데, common ground 또는 전원연결로 사용된다. -센서 신호의 증폭, RF 신호의 저 잡음 증폭, TV와 FM 수신기와 같은 통신 시스템에 사용된다. 공통 게이트 증폭기에는 소스 단자로 입력신호가 들어가고 드레인 단자로 출력 신호가 나온다. 공통 드레인 증폭기에서는 게이트 단자로 입력신호가 들어가고 소스 단자로 출력..

1. 진행상황 일반적으로 1,2번 핀이 VSS VDD VDC 핀으로 사용되지만 25 26번 핀으로 옮겨 입력핀과 출력핀 배치 METAL1 과 METAL2를 가능한 수직으로 배열 (레이어 적층시 신호라인을 겹치지 않게 하기 위해서) 161MUX LOGIC을 가장 하단에 배치 ONECHIP에서 가장 길기 때문 161MUX SWITCH 을 그 위에 배치, 81MUX LOGIC이 길이가 비슷하기 때문에 윗단에 배치 81MUX LOGIC을 세 번째줄에 배치 후 161MUX SWITCH와 입력부를 중앙으로 배치 81MUX SWITCH, 41MUX SWITCH (우측 세번째줄), 21MUX SWTICH LOGIC, 가장 위에 41MUX LOGIC 을 배치 입력 라인을 전부 중앙으로 배치해 설계 편의 추구 + 입력선의..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout