Kraklog

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 실습 목표 : 8x8 multiplexer build 8x8 mux를 기본 논리게이트와 컨트롤을 구성하여 처음부터 작성하는것이 현재 최종 목표이다. 1.Adder 16bit - adder module adder ( input [15:0] dataa, input [15:0] datab, output [15:0] sum ); assign sum = dataa + datab; endmodule 16bit - tb_adder module tb_adder (); reg [15:0] dataa ; reg [15:0] datab ; wire [15:0] sum ; adder uAdder ( .dataa(dataa..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. Half Adder 이론 Schematic Diagram 조합논리회로는 출력이 이전의 입력에 관계없이 현재의 입력값에 의해 결정되는 논리회로이다. 조합논리 회로에는 반가산기, 전가산기, 반감산기,전감산기, 인코더,디코더, 멀티플렉서, 디멀티플렉서,비교기 등이 있다. 그 중 이번에는 가산기와 반가산기에 대해서 다뤄보았다. -반가산기(HalfAdder) 반가산기란 1bit의 2진수 두 개를 덧셈한 Sum과 자리 올림수 Carry를 구하는 논리회로이다. 진리표에 따라 논리식을 구하면 다음과 같다. 논리식 : 2. Design Schematic 3. Layout Simulation 1. Full Adder 이론 Schem..

161MUX LOGIC / SWITCH 81MUX LOGIC / SWITCH 41MUX LOGIC / SWITCH 21MUX LOGIC / SWITCH LAYOUT

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. LAYOUT 구성 Layout File - Cellview를 통해 Not 게이트 (인버터) LAYOUT을 생성해줍니다. 위쪽은 pMOS 아래쪽은 nMOS를 배치해 둡니다. (Schematic 참조 : https://url.kr/u1j8h6) pMOS와 nMOS의 그룹을 풀어 종류를 보면, Poly , Pimp (nMOS : Nimp) , Cont , Oxide 와 Nwell (pMOS)로 구성되어 있으며, 작동을 위해 pSUB, pNwell (전원부)를 규칙에 맞춰 작성해줘야 합니다. O 키를 눌러 MPov를 작성해줍니다. 이를 Poly에 붙여 신호가 들어오는 VIN을 지정해줍니다. Schematic에 따르면 pM..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 2NAND 1. 이론 Schematic Diagram Logic 과 진리표를 구성은 다음과 같다. NAND 게이트는 AND + NOT으로 생각 할 수 있다. (심볼과 진리표 참조) AND + NOT으로 논리회로를 구성해도 똑같이 작동하기에 반도체 설계에서도 큰 문제는 없지만, 정해진 웨이퍼 규격안에 최대한 많이, 공정비를 낮춰서 (들어가는 소자를 줄여서) 효율을 올려야하는 반도체 공정에서 AND + NOT 구조는 이점이 없다고 생각된다. NAND 게이트의 트랜지스터 수 : pMOS 2개, nMOS 2개 AND + NOT 게이트 TR 수 : pMOS 2개 nMOS 2개 (AND게이트) + pMOS 1개 nMOS 1개 (N..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. 초기설정 Library 생성 -자신이 이용할 Schematic, Symbol, Layout등을 그리고 저장할 Library를 만든다. Library의 이름을 적어줘야 하는데 리눅스 기반이기에 영문으로 적는게 좋을듯 싶다. 이름을 기입하고(sdadasd로 적혀 있는 상태) Design Rule을 규정해주면 라이브러리 생성이 완료 된다. Design 디자인을 하기 위해 LibraryManager에서 Cell View를 눌러준다. Schematic,Layout등 자신이 원하는 형식을 열어준다. 설계의 편의를 위해서 Grid의 간격조절을 해주는데 이번 과정에서는 Spacing을 0.0625, Snap Spacing을 절반..