Kraklog

161MUX LOGIC / SWITCH 81MUX LOGIC / SWITCH 41MUX LOGIC / SWITCH 21MUX LOGIC / SWITCH LAYOUT

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout

Cadence 작업 중 Lock 파일이 생기는 경우가 있다. 이렇게 되면 읽기 전용 파일로 바뀌기 떄문에 생각치 못한 에러가 나오게 되는데 해결 방안은 다음과 같다. 몇가지 다른 방법들이 있긴 하지만, Lock이 걸린 파일을 지우는 방법을 소개하고자 한다. 1. Library Manager을 열어준다. 2. File - Open shell window를 누른다. 3. 커맨드창에 clsAdminToll 을 입력 후 엔터 4. are . (are 한 칸 띄우고 . 이다) 5. ale . (마찬가지로 한 칸을 띄우고 적어워야 한다.) 6.exit를 입력 후 커맨드 창을 닫아준다ㅏ.

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. LAYOUT 구성 Layout File - Cellview를 통해 Not 게이트 (인버터) LAYOUT을 생성해줍니다. 위쪽은 pMOS 아래쪽은 nMOS를 배치해 둡니다. (Schematic 참조 : https://url.kr/u1j8h6) pMOS와 nMOS의 그룹을 풀어 종류를 보면, Poly , Pimp (nMOS : Nimp) , Cont , Oxide 와 Nwell (pMOS)로 구성되어 있으며, 작동을 위해 pSUB, pNwell (전원부)를 규칙에 맞춰 작성해줘야 합니다. O 키를 눌러 MPov를 작성해줍니다. 이를 Poly에 붙여 신호가 들어오는 VIN을 지정해줍니다. Schematic에 따르면 pM..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 2NAND 1. 이론 Schematic Diagram Logic 과 진리표를 구성은 다음과 같다. NAND 게이트는 AND + NOT으로 생각 할 수 있다. (심볼과 진리표 참조) AND + NOT으로 논리회로를 구성해도 똑같이 작동하기에 반도체 설계에서도 큰 문제는 없지만, 정해진 웨이퍼 규격안에 최대한 많이, 공정비를 낮춰서 (들어가는 소자를 줄여서) 효율을 올려야하는 반도체 공정에서 AND + NOT 구조는 이점이 없다고 생각된다. NAND 게이트의 트랜지스터 수 : pMOS 2개, nMOS 2개 AND + NOT 게이트 TR 수 : pMOS 2개 nMOS 2개 (AND게이트) + pMOS 1개 nMOS 1개 (N..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. 이론 Schematic Diagram 진리표를 봤을때 입력신호 A가 0에서 1로 변할 때 출력값이 1에서 0으로 변하는 것을 알 수 있다. 즉, 들어오는 입력에 따라 SWITCH 역할을 한다고 생각을 하면 되며, 이런 스위칭 특성을 이용해서 원하는 출력을 설계하는게 주 목표가 되겠다. 따라서 그 목표에 맞춰 인버터는 0V가 입력되면 출력으로 5V, 5V가 입력되면 출력으로 0V가 흐르는 모습을 볼 수 있다. 2. Design Schematic 디자인 라이브러리에서 New - Cell View 를 통해 Not (혹은 Inverter) 의 Schematic을 생성해준다. "I"를 눌러 라이브러리에 pMOS와 nMOS심..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. 초기설정 Library 생성 -자신이 이용할 Schematic, Symbol, Layout등을 그리고 저장할 Library를 만든다. Library의 이름을 적어줘야 하는데 리눅스 기반이기에 영문으로 적는게 좋을듯 싶다. 이름을 기입하고(sdadasd로 적혀 있는 상태) Design Rule을 규정해주면 라이브러리 생성이 완료 된다. Design 디자인을 하기 위해 LibraryManager에서 Cell View를 눌러준다. Schematic,Layout등 자신이 원하는 형식을 열어준다. 설계의 편의를 위해서 Grid의 간격조절을 해주는데 이번 과정에서는 Spacing을 0.0625, Snap Spacing을 절반..