일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
- 설계
- 레오폴드
- 필기
- DIY
- 세미콘
- 아카데미
- PCB
- 블루투스
- 서울기술교육원
- Verilog
- 전기기사
- 하만
- 서울상공회의소
- 750
- STM32
- 9월
- 서울기술교육센터
- 반도체 아카데미
- 풀와이어링
- 의공기사
- harman
- 로지텍
- 3월
- K270
- 세미콘아카데미
- vlsi
- 상공회의소
- 반도체
- SSD
- 기술교육센터
- Today
- Total
목록전체 글 (247)
Kraklog
설계목표 : 4비트 전가산기 - carry와 sum을 구별해서 출력시킨다. 더보기 `define BUS_SIZE 2 `define SL_SIZE 10//switch LED size `define SEG7_WD7 module part3( input[`SL_SIZE-1:0]SW, output [`SL_SIZE-1:0] LEDR ); wire [3:0] A = SW[7:4]; wire [3:0] B = SW[3:0]; wire C_i = SW[8]; wire [3:0] S; wire C_o; assign LEDR[4:0] = {C_o,S}; f_Add_4bit uF_Add_4bit( .i_a (A), .i_b (B), .i_Cin (C_i), .o_Sum (S), .o_Crry(C_o) ); endmodule..
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 설계 목표 : 비교기를 통해 9보다 높으면 d1 (HEX1) 에, 그보다 낮으면 d0 (HEX0)에 출력하여 표시한다. -여태 설계한 MUX를 통해서 구별을 해준다. `define BUS_SIZE 2 `define SL_SIZE 10//switch LED size `define SEG7_WD7 module part2 ( input[`SL_SIZE-1:0]SW, output [`SL_SIZE-1:0] LEDR , output[`SEG7_WD-1:0]HEX0, output[`SEG7_WD-1:0]HEX1 ); wire [3:0] V; wire [3:0] A; wire [3:0] B..
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 설계 목표 : 7Segment(HEX0, HEX1)에 SW7-4, SW3-0 의 값을 나눠서 입력시킨다. 1010~1111은 표시하지 않겠다. `define BUS_SIZE 2 `define SL_SIZE 10//switch LED size `define SEG7_WD7 module part1 ( input[`SL_SIZE-1:0]SW, output [`SL_SIZE-1:0] LEDR , output[`SEG7_WD-1:0]HEX0, output[`SEG7_WD-1:0]HEX1 ); wire [3:0] a = SW[7:4]; wire [3:0] b = SW[3:0]; wire[..
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 이전까지 설계한 내용을 7-Segment에 표현하는것이 설계 목표이다. Segment를 4개를 사용하여 00 state에서는 de1S를, 01 에서는 E1Sd 등 을 표현하는게 목표이다. `define BUS_SIZE 2 `define SL_SIZE 10//switch LED size `define SEG7_WD7 module part5 ( input[`SL_SIZE-1:0]SW, output[`SL_SIZE-1:0]LEDR, output[`SEG7_WD-1:0]HEX0, output[`SEG7_WD-1:0]HEX1, output[`SEG7_WD-1:0]HEX2, output[..
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC part4의 목표는 7-Segment 제어이다. c1c0의 값에 따라서 segment에 글씨를 표현하는 것인데, DE1-SoC 보드이기 때문에 기본적으로 dE1을 표현하고, 추가적인 사항으로 S의 값도 추가하였다. `define BUS_SIZE 2 `define SL_SIZE 10 //`define USE_GNE module part4(SW,LEDR,seg_a,seg_b,seg_c,seg_d,seg_e,seg_f,seg_g); input [`SL_SIZE-1:0] SW; output [`SL_SIZE-1:0] LEDR; output seg_a; output seg_b; outp..
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 목표 : 2bit 4x1 multiplexer 설계 top `define BUS_SIZE 2 `define SL_SIZE 10 //`define USE_GNE module part3(SW,LEDR); input [`SL_SIZE-1:0] SW; output [`SL_SIZE-1:0] LEDR; wire [`BUS_SIZE-1:0] U; wire [`BUS_SIZE-1:0] V; wire [`BUS_SIZE-1:0] W; wire [`BUS_SIZE-1:0] X; wire [`BUS_SIZE-1:0] m; wire s1,s0; assign s1 = SW[9]; assign s0 ..
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 목표 : 4bit output을 갖는 Multiplexer를 설계 topmodule `define BUS_SIZE 4 `define SL_SIZE 10 `define USE_GEN /*`ifedf MUX1 module mux_2x1 ( input [3:0] x , //side switch 0~3 input [3:0] y , //slide switch 4~9 input s , output reg [3:0] m //redLEDs ); always @ (*) if (!s) m = x; else m = y; `else */ module part2 (SW,LEDR); input [`SL..