일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
- DIY
- 레오폴드
- 서울상공회의소
- STM32
- 의공기사
- vlsi
- 풀와이어링
- 전기기사
- K270
- 서울기술교육센터
- 아카데미
- 로지텍
- Verilog
- 3월
- 세미콘
- 세미콘아카데미
- 상공회의소
- 하만
- 기술교육센터
- 블루투스
- 반도체 아카데미
- PCB
- 9월
- 반도체
- 설계
- SSD
- 서울기술교육원
- 필기
- 750
- harman
- Today
- Total
목록전체 글 (247)
Kraklog
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 설계 목표 : D 플립 플롭 (master slave) module part3 ( input clk, input [1:0] SW, output LEDR ); reg Qm; reg Qs; always @(posedge ~clk) begin Qm
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC module part2 ( input[1:0]SW, outputLEDR ); D_latch uD0 ( .clk(SW[0] ), .D(SW[1]), .Q(LEDR) ); endmodule latch( 2023.12.19 - [[Harman] 하만 반도체 설계/CPU설계] - [Verilog_LAB3] Part1 )
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 설계목표 : RS래치 생 `define LU2 module part1 ( input clk , input R , input S , `ifdef LU output reg Q `elsif LU2 outputQ `else outputQ `endif ); `ifdef LU always @* begin case ({clk & R,clk & S}) 2'b00: Q = Q; 2'b01: Q = 1'b0; 2'b10: Q = 1'b1; 2'b11: Q = 1'bz; default: Q = 1'bz; endcase end `elsif LU2 wire R_g, S_g, Qa, Qb; assign..
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC `define BUS_SIZE 2 `define SL_SIZE 10//switch LED size `define SEG7_WD7 module part6( input[`SL_SIZE-1:0]SW, output [`SL_SIZE-1:0] LEDR , output [`SEG7_WD-1:0] HEX0 , output [`SEG7_WD-1:0] HEX1 ); assign LEDR=SW; wire [5:0] bin6 = SW[5:0]; reg [5:0] dec_l; reg [3:0] dec_h; always @ (*) begin if (bin6
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC `define BUS_SIZE 2 `define SL_SIZE 10//switch LED size `define SEG7_WD7 module part5( input[`SL_SIZE-1:0]SW, // output [`SL_SIZE-1:0] LEDR , output [`SEG7_WD-1:0] HEX0 , output [`SEG7_WD-1:0] HEX1 , output [`SEG7_WD-1:0] HEX2 , output [`SEG7_WD-1:0] HEX3 , output [`SEG7_WD-1:0] HEX4 , output [`SEG7_WD-1:0] HEX5 ); wire [3:0]..
프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 설계목표 : PartII(2023.12.19 - [[Harman] 하만 반도체 설계/CPU설계] - [Verilog_LAB2] Part2) 에서 사용한 Full adder를 이용해서 segment에 덧셈을 표현. LED 가장 우측(LED9)에 error bit를 표현한다. `define BUS_SIZE 2 `define SL_SIZE 10//switch LED size `define SEG7_WD7 module part4( input[`SL_SIZE-1:0]SW, output [`SL_SIZE-1:0] LEDR , output [`SEG7_WD-1:0] HEX0 , output..