Kraklog

1. 진행상황 일반적으로 1,2번 핀이 VSS VDD VDC 핀으로 사용되지만 25 26번 핀으로 옮겨 입력핀과 출력핀 배치 METAL1 과 METAL2를 가능한 수직으로 배열 (레이어 적층시 신호라인을 겹치지 않게 하기 위해서) 161MUX LOGIC을 가장 하단에 배치 ONECHIP에서 가장 길기 때문 161MUX SWITCH 을 그 위에 배치, 81MUX LOGIC이 길이가 비슷하기 때문에 윗단에 배치 81MUX LOGIC을 세 번째줄에 배치 후 161MUX SWITCH와 입력부를 중앙으로 배치 81MUX SWITCH, 41MUX SWITCH (우측 세번째줄), 21MUX SWTICH LOGIC, 가장 위에 41MUX LOGIC 을 배치 입력 라인을 전부 중앙으로 배치해 설계 편의 추구 + 입력선의..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout

161MUX LOGIC / SWITCH 81MUX LOGIC / SWITCH 41MUX LOGIC / SWITCH 21MUX LOGIC / SWITCH LAYOUT

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. SWITCH 이론 Schematic Diagram CMOS 스위치는 아날로그 스위치는 채널 극성이 서로 반대이면서 하나의 전달 게이트를 구성하는 2개의 MOSFET으로 이루어진다. FET 게이트에서 전압은 반대 극성의 DC 전압이며, nMOS 트랜지스터의 게이트가 HIGH이고 pMOS 트랜지스터의 게이트가 LOW이면 스위치가 폐쇄된다. 따라서 이런 동작을 통해 전체적인 저항이 입력 신호에 따라서 변화하도록 하는 동작을 보인다. 2. Design Schematic Symbol 3. Layout 1. 2x1 MUX (21Multiplexer) 이론 Schematic Diagram MUX는 Multiplexer 라고도 ..

Cadence 작업 중 Lock 파일이 생기는 경우가 있다. 이렇게 되면 읽기 전용 파일로 바뀌기 떄문에 생각치 못한 에러가 나오게 되는데 해결 방안은 다음과 같다. 몇가지 다른 방법들이 있긴 하지만, Lock이 걸린 파일을 지우는 방법을 소개하고자 한다. 1. Library Manager을 열어준다. 2. File - Open shell window를 누른다. 3. 커맨드창에 clsAdminToll 을 입력 후 엔터 4. are . (are 한 칸 띄우고 . 이다) 5. ale . (마찬가지로 한 칸을 띄우고 적어워야 한다.) 6.exit를 입력 후 커맨드 창을 닫아준다ㅏ.