Kraklog

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 설계 목표 : 7Segment(HEX0, HEX1)에 SW7-4, SW3-0 의 값을 나눠서 입력시킨다. 1010~1111은 표시하지 않겠다. `define BUS_SIZE 2 `define SL_SIZE 10//switch LED size `define SEG7_WD7 module part1 ( input[`SL_SIZE-1:0]SW, output [`SL_SIZE-1:0] LEDR , output[`SEG7_WD-1:0]HEX0, output[`SEG7_WD-1:0]HEX1 ); wire [3:0] a = SW[7:4]; wire [3:0] b = SW[3:0]; wire[..

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 이전까지 설계한 내용을 7-Segment에 표현하는것이 설계 목표이다. Segment를 4개를 사용하여 00 state에서는 de1S를, 01 에서는 E1Sd 등 을 표현하는게 목표이다. `define BUS_SIZE 2 `define SL_SIZE 10//switch LED size `define SEG7_WD7 module part5 ( input[`SL_SIZE-1:0]SW, output[`SL_SIZE-1:0]LEDR, output[`SEG7_WD-1:0]HEX0, output[`SEG7_WD-1:0]HEX1, output[`SEG7_WD-1:0]HEX2, output[..

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 목표 : 2bit 4x1 multiplexer 설계 top `define BUS_SIZE 2 `define SL_SIZE 10 //`define USE_GNE module part3(SW,LEDR); input [`SL_SIZE-1:0] SW; output [`SL_SIZE-1:0] LEDR; wire [`BUS_SIZE-1:0] U; wire [`BUS_SIZE-1:0] V; wire [`BUS_SIZE-1:0] W; wire [`BUS_SIZE-1:0] X; wire [`BUS_SIZE-1:0] m; wire s1,s0; assign s1 = SW[9]; assign s0 ..

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC module part1 ( input [9:0] SW , //slide switch output [9:0] LEDR //redLEDs ); assign LEDR=SW; endmodule 스위치에 LED를 할당하여 output

사용프로그램 : Vivado 사용보드 : BASYS 3 -BASYS3 보드를 선택하기위해서 VIVADO에서 보드 정보를 INSTALL해주면 되지만, 간혹 INSTALL 버튼이 없을 경우 직접 설치하면 되는데 C:\Xilinx\Vivado\(해당버전)\data\boards path에 보드 파일(링크)을 넣어주면 된다. 1. 2 bit Counter `timescale 1ns / 1ps module Counter_2bit( input clk , input reset , output [1:0] o_counter ); reg [1:0] r_counter = 2'b0; assign o_count = r_counter; always @ (posedge clk, posedge reset)begin if (reset)..

사용프로그램 : Vivado 사용보드 : BASYS 3 -BASYS3 보드를 선택하기위해서 VIVADO에서 보드 정보를 INSTALL해주면 되지만, 간혹 INSTALL 버튼이 없을 경우 직접 설치하면 되는데 C:\Xilinx\Vivado\(해당버전)\data\boards path에 보드 파일(링크)을 넣어주면 된다. 1. 2x4 Decoder - Schematic 디코더는 n 비트의 2진코드를 최대 2의 n승개의 다른 정보로 바꾸어주는 조합 논리회로이다. 즉, A B와 같이 2개의 입력이 들어오면 4개의 출력을 내보낸다. 디코더를 설계하기 위해서, input을 [1:0]으로 잡아주고, output을 [3:0]으로 잡아 2x4 구조를 만들어주고 각 입력값에 따른 출력을 할당해주어 디코더를 설계해보려 한다...