Kraklog

사용프로그램 : Vivado 사용보드 : BASYS 3 -BASYS3 보드를 선택하기위해서 VIVADO에서 보드 정보를 INSTALL해주면 되지만, 간혹 INSTALL 버튼이 없을 경우 직접 설치하면 되는데 C:\Xilinx\Vivado\(해당버전)\data\boards path에 보드 파일(링크)을 넣어주면 된다. 1. Half Adder - Layout 및 시뮬레이션 (링크) 식 : - Schematic input으로 A,B를 선언해주고, Sum을 처리하기 위해 A xor B를 할당해주고, Carry 를 처리하기 위해 A and B를 할당해준다. 출력 값으로 Sum과 Carry를 선언해주면 완료. - Code `timescale 1ns/1ps module HalfAdder ( input i_a, in..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. Half Adder 이론 Schematic Diagram 조합논리회로는 출력이 이전의 입력에 관계없이 현재의 입력값에 의해 결정되는 논리회로이다. 조합논리 회로에는 반가산기, 전가산기, 반감산기,전감산기, 인코더,디코더, 멀티플렉서, 디멀티플렉서,비교기 등이 있다. 그 중 이번에는 가산기와 반가산기에 대해서 다뤄보았다. -반가산기(HalfAdder) 반가산기란 1bit의 2진수 두 개를 덧셈한 Sum과 자리 올림수 Carry를 구하는 논리회로이다. 진리표에 따라 논리식을 구하면 다음과 같다. 논리식 : 2. Design Schematic 3. Layout Simulation 1. Full Adder 이론 Schem..