목록[Harman] 하만 반도체 설계/CPU설계 (34)

Kraklog

[Verilog_LAB] Part

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC
[Harman] 하만 반도체 설계/CPU설계 2023. 12. 20. 09:11
[Verilog_LAB5] Part

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC
[Harman] 하만 반도체 설계/CPU설계 2023. 12. 20. 09:11
[Verilog_LAB] Part1

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC
[Harman] 하만 반도체 설계/CPU설계 2023. 12. 20. 09:10
[Verilog_LAB4] Part1

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC
[Harman] 하만 반도체 설계/CPU설계 2023. 12. 19. 10:57
[Verilog_LAB3] Part5

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC
[Harman] 하만 반도체 설계/CPU설계 2023. 12. 19. 10:56
[Verilog_LAB3] Part4

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC
[Harman] 하만 반도체 설계/CPU설계 2023. 12. 19. 10:51
[Verilog_LAB3] Part3

프로그램 : Quaturs Prime lite edition 18.1 사용문법 : Verilog 2001 보드 : DE1-SOC 설계 목표 : D 플립 플롭 (master slave) module part3 ( input clk, input [1:0] SW, output LEDR ); reg Qm; reg Qs; always @(posedge ~clk) begin Qm
[Harman] 하만 반도체 설계/CPU설계 2023. 12. 19. 10:50
이전 Prev 1 2 3 4 5 Next 다음