일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- 서울상공회의소
- 서울기술교육센터
- 상공회의소
- harman
- PCB
- 세미콘아카데미
- 3월
- 전기기사
- 9월
- 풀와이어링
- Verilog
- SSD
- 하만
- DIY
- 반도체
- 750
- 로지텍
- STM32
- 레오폴드
- 세미콘
- 아카데미
- 기술교육센터
- K270
- 설계
- 반도체 아카데미
- 의공기사
- vlsi
- 블루투스
- 필기
- 서울기술교육원
Archives
- Today
- Total
목록multiplexer (1)
Kraklog
[Vivado] Adder (Half, 1bit Full, 4bit Full, 8bit Full)
사용프로그램 : Vivado 사용보드 : BASYS 3 -BASYS3 보드를 선택하기위해서 VIVADO에서 보드 정보를 INSTALL해주면 되지만, 간혹 INSTALL 버튼이 없을 경우 직접 설치하면 되는데 C:\Xilinx\Vivado\(해당버전)\data\boards path에 보드 파일(링크)을 넣어주면 된다. 1. Half Adder - Layout 및 시뮬레이션 (링크) 식 : - Schematic input으로 A,B를 선언해주고, Sum을 처리하기 위해 A xor B를 할당해주고, Carry 를 처리하기 위해 A and B를 할당해준다. 출력 값으로 Sum과 Carry를 선언해주면 완료. - Code `timescale 1ns/1ps module HalfAdder ( input i_a, in..
Study/VerilogHDL
2023. 8. 2. 06:46