Kraklog

161MUX LOGIC / SWITCH 81MUX LOGIC / SWITCH 41MUX LOGIC / SWITCH 21MUX LOGIC / SWITCH LAYOUT

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. SWITCH 이론 Schematic Diagram CMOS 스위치는 아날로그 스위치는 채널 극성이 서로 반대이면서 하나의 전달 게이트를 구성하는 2개의 MOSFET으로 이루어진다. FET 게이트에서 전압은 반대 극성의 DC 전압이며, nMOS 트랜지스터의 게이트가 HIGH이고 pMOS 트랜지스터의 게이트가 LOW이면 스위치가 폐쇄된다. 따라서 이런 동작을 통해 전체적인 저항이 입력 신호에 따라서 변화하도록 하는 동작을 보인다. 2. Design Schematic Symbol 3. Layout 1. 2x1 MUX (21Multiplexer) 이론 Schematic Diagram MUX는 Multiplexer 라고도 ..

Cadence 작업 중 Lock 파일이 생기는 경우가 있다. 이렇게 되면 읽기 전용 파일로 바뀌기 떄문에 생각치 못한 에러가 나오게 되는데 해결 방안은 다음과 같다. 몇가지 다른 방법들이 있긴 하지만, Lock이 걸린 파일을 지우는 방법을 소개하고자 한다. 1. Library Manager을 열어준다. 2. File - Open shell window를 누른다. 3. 커맨드창에 clsAdminToll 을 입력 후 엔터 4. are . (are 한 칸 띄우고 . 이다) 5. ale . (마찬가지로 한 칸을 띄우고 적어워야 한다.) 6.exit를 입력 후 커맨드 창을 닫아준다ㅏ.

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. 이론 Schematic Diagram 2x1 MUX는 다음과 같은 내용으로 구성된다. MUX : MUX(먹스) 또는 Multiplexer(멀티플랙서) 라고 불리운다. 멀티플렉서는 n개의 선택선의 조합에 의해 선택된 2ⁿ개의 입력선을 이용해 하나의 출력선으로 선택시켜주는 회로이다. (2x1 MUX 진리표 : 2개의 입력 중 S0의 신호에 따라 출력이 정해진다.) 2. Design Schematic Symbol Sumulation 진리표를 보면 한 채널에는 펄스 ( 0 , 1 )의 신호, 다른 한 채널은 0에서 1로 변하는 ON / OFF , S0 신호에 따라 그 값이 다르게 나오기 때문에 VINA는 DC=1v, VI..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. LAYOUT 구성 Layout File - Cellview를 통해 Not 게이트 (인버터) LAYOUT을 생성해줍니다. 위쪽은 pMOS 아래쪽은 nMOS를 배치해 둡니다. (Schematic 참조 : https://url.kr/u1j8h6) pMOS와 nMOS의 그룹을 풀어 종류를 보면, Poly , Pimp (nMOS : Nimp) , Cont , Oxide 와 Nwell (pMOS)로 구성되어 있으며, 작동을 위해 pSUB, pNwell (전원부)를 규칙에 맞춰 작성해줘야 합니다. O 키를 눌러 MPov를 작성해줍니다. 이를 Poly에 붙여 신호가 들어오는 VIN을 지정해줍니다. Schematic에 따르면 pM..