Kraklog

161MUX LOGIC / SWITCH 81MUX LOGIC / SWITCH 41MUX LOGIC / SWITCH 21MUX LOGIC / SWITCH LAYOUT

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1.Layout Schematic Diagram 2.Design Simulation layout

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. SWITCH 이론 Schematic Diagram CMOS 스위치는 아날로그 스위치는 채널 극성이 서로 반대이면서 하나의 전달 게이트를 구성하는 2개의 MOSFET으로 이루어진다. FET 게이트에서 전압은 반대 극성의 DC 전압이며, nMOS 트랜지스터의 게이트가 HIGH이고 pMOS 트랜지스터의 게이트가 LOW이면 스위치가 폐쇄된다. 따라서 이런 동작을 통해 전체적인 저항이 입력 신호에 따라서 변화하도록 하는 동작을 보인다. 2. Design Schematic Symbol 3. Layout 1. 2x1 MUX (21Multiplexer) 이론 Schematic Diagram MUX는 Multiplexer 라고도 ..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. 이론 Schematic Diagram 2x1 MUX는 다음과 같은 내용으로 구성된다. MUX : MUX(먹스) 또는 Multiplexer(멀티플랙서) 라고 불리운다. 멀티플렉서는 n개의 선택선의 조합에 의해 선택된 2ⁿ개의 입력선을 이용해 하나의 출력선으로 선택시켜주는 회로이다. (2x1 MUX 진리표 : 2개의 입력 중 S0의 신호에 따라 출력이 정해진다.) 2. Design Schematic Symbol Sumulation 진리표를 보면 한 채널에는 펄스 ( 0 , 1 )의 신호, 다른 한 채널은 0에서 1로 변하는 ON / OFF , S0 신호에 따라 그 값이 다르게 나오기 때문에 VINA는 DC=1v, VI..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. LAYOUT 구성 Layout File - Cellview를 통해 Not 게이트 (인버터) LAYOUT을 생성해줍니다. 위쪽은 pMOS 아래쪽은 nMOS를 배치해 둡니다. (Schematic 참조 : https://url.kr/u1j8h6) pMOS와 nMOS의 그룹을 풀어 종류를 보면, Poly , Pimp (nMOS : Nimp) , Cont , Oxide 와 Nwell (pMOS)로 구성되어 있으며, 작동을 위해 pSUB, pNwell (전원부)를 규칙에 맞춰 작성해줘야 합니다. O 키를 눌러 MPov를 작성해줍니다. 이를 Poly에 붙여 신호가 들어오는 VIN을 지정해줍니다. Schematic에 따르면 pM..

사용프로그램 : Cadence Virtuoso Design Rule : Gpdk090 1. 이론 Schematic Diagram 진리표를 봤을때 입력신호 A가 0에서 1로 변할 때 출력값이 1에서 0으로 변하는 것을 알 수 있다. 즉, 들어오는 입력에 따라 SWITCH 역할을 한다고 생각을 하면 되며, 이런 스위칭 특성을 이용해서 원하는 출력을 설계하는게 주 목표가 되겠다. 따라서 그 목표에 맞춰 인버터는 0V가 입력되면 출력으로 5V, 5V가 입력되면 출력으로 0V가 흐르는 모습을 볼 수 있다. 2. Design Schematic 디자인 라이브러리에서 New - Cell View 를 통해 Not (혹은 Inverter) 의 Schematic을 생성해준다. "I"를 눌러 라이브러리에 pMOS와 nMOS심..