Kraklog
[Verilog_LAB1] Part1 본문
728x90
프로그램 : Quaturs Prime lite edition 18.1
사용문법 : Verilog 2001
보드 : DE1-SOC
module part1 (
input [9:0] SW , //slide switch
output [9:0] LEDR //redLEDs
);
assign LEDR=SW;
endmodule
스위치에 LED를 할당하여 output
728x90
'[Harman] 하만 반도체 설계 > CPU설계' 카테고리의 다른 글
[Verilog_LAB2] Part1 (0) | 2023.12.19 |
---|---|
[Verilog_LAB1] Part5 (0) | 2023.12.18 |
[Verilog_LAB1] Part4 (1) | 2023.12.18 |
[Verilog_LAB1] Part3 (1) | 2023.12.18 |
[Verilog_LAB1] Part2 (1) | 2023.12.18 |