Kraklog
조합논리회로 본문
조합논리회로는 AND OR NOT 세 가지 기본 논리회로의 조합으로 만들어지며, 입력,출력,논리게이트로 구성된다. 입력신호에 따라 논리게이트는 출력신호를 발생시킨다.
1. 가산기
- 반가산기(Half Adder) (링크)
반가산기는 1bit의 2진수 2개를 입력하여 Sum과 Carry를 계산하는 회로이다. 앞서 2진수 가산에서 설명했던바와 같이 올림수가 발생하면 Carry가 발생하고, 데이터 크기를 넘어가면 truncation이 발생하여 진리표상 Sum이 잘려나간다.
- 전가산기(Full Adder) (링크)
반가산기는 한 자리 덧셈이기 때문에 아랫자리에서 발생한 Carry에 대해 고려하지 못 하는 단점이 있다.
때문에 2비트 이상의 덧셈을 할 수 없는데 이 단점을 극복하기 위해서 만들어진게 전가산기 이다.
전가산기는 A, B 입력과 아랫자리로부터의 Carry (Cin) 을 포함한 가산기이다.
- 가감산기 (Adder-Substractor)(링크)
-반감산기
반감산기는 두 개의 2진수를 감산하는 논리회로로 Difference(D-차) , Borrow (B-빌림)로 나타낸다.
-전감산기
전 감산기는 아랫자리 (하위 비트)의 빌림을 고려하여 3개의 입력을 고려해 만든 감산 회로이다.
-직렬가산기 (상태도때 해볼 예정)
최하위 자릿수부터 최상위 자릿수까지 한 번에 한 자리씩 피연산자에 대응하는 숫자를 더하는 계산기.
-병렬가산기
▶리플-캐리 가산기
일전 레이아웃때 설계한 가산기. 피가수와 가수의 모든 비트들이 동시에 입력되며 전가산기의 출력 올림수를 다음
전가산기의 올림수에 입력시켜 출력 시킨다.
이러한 리플 효과 때문에 단계가 많을 수록(연산 비트가 많을 수록) 연산의 지연시간이 걸리게 된다.
▶자리올림수 예측 가산기 (위키피디아)
자리올림수 예측 가산기는 간단하면서 속도가 느린편인 리플-캐리 가산기와 비교 할 수 있다. 리플-캐리 가산기는 각 비트의
하위 자리에서 출력을 기다려야 하지만, 예측 가산기는 즉시 덧셈을 수행할 수 있다.
-병렬가감산기
디지털 컴퓨터에서는 뺄셈을 위해서 회로를 따로 구비하지 않는다.
전가산기 여러 개를 병렬로 연결하여 가산기를 만들 수 있으며, 이를 병렬 가산기라고 한다.
이 때, B 입력에 XOR을 이용하면 덧셈과 뺄셈이 모두 가능하다. 이를 병렬가감산기라 한다.
2. 비교기
3. 디코더, 인코더
디코더는 n비트로 된 2진 코드를 서로 다른 2의 n승개의 데이터로 표현이 가능하다.
인코더는 디코더와 반대로 2의 n승개의 데이터를 2진 코드의 n 비트로 바꿔주는 조합논리회로이다.
4. 멀티플렉서, 디멀티플렉서
멀티플렉서는 다수의 정보를 셀렉터 신호를 통해 선택적으로 전송하는것을 의미한다. 따라서 멀리플렉서 (MUX,먹스)는 여러 입력선 중에서 하나를 선택하여 출력하는 조합논리회로이고, 선택 값에 따라 하나의 입력을 출력한다.
인코더와 비슷하게 2의 n승의 입력선과 n개의 선택선(셀렉터)를 갖고 있는데 이러한 동작 특성으로 인해 Data Selector라고도 불린다.
디멀티플렉서는 멀티플렉서와 반대로 동작하는 특성을 갖는다.
