Kraklog

보드 : Arduino UNO XCLK과 MCLK로 표기가 되어있는게 있고, PCLK와 MCLK 로 표기되어 있는것이 있다. XCLK과 PCLK은 같은 핀이라고 생각하면 된다. XCLK애는 Schematic과 다르게 저항을 연결시켜주지 않았다. SIOC 와 SIOD로 그려져 있는데, 아무래도 OV7670이 구형과 신형으로 나뉘어져 있는 바람에 다르게 표기되어진듯함. SCL을 SIOC에 연결하고, SDA를 SIOD에 연결했었는데 아무런 반응이 나오지 않았었고, 반대로 연결해주니 카메라가 연결이 되었다. 아두이노 스케치에는 다음 코드를 올려주었다. #include #include #include #include #include #define F_CPU 16000000UL #define vga 0 #defin..

3.3V PIN 29 GND PIN 30,12 SCL PIN 37 ->PIN9 SDA PIN 39 ->PIN13 VS PIN 40 ->PIN3 HS PIN 38 ->PIN5 PCLK PIN 01 MCLK PIN 36 ->PIN7 D7 PIN 28 D6 PIN 26 D5 PIN 24 D4 PIN 22 D3 PIN 08 D2 PIN 06 D1 PIN 04 D0 PIN 02 RST PIN 32 PWND PIN 34 BUZ PIN 35

와이어링을 통해 디버깅을 해주었던 기판을 조금 더 깔끔하게 작업하기 위해서 구리 테이프로 길을 다시 열어주고, 패턴을 끊어 작업하였다. 이 과정중에 불량 기판에 작업중이었음을 발견하여 새로운 기판으로 작업하였다. 오실레이터 부분의 패드의 크기가 맞지 않는 부분이 있어 조금 더 확장을 해주었고, 리셋스위치 버튼과 기타 다른 파츠들의 간단한 디버깅을 해주었다. 디버깅을 하기 위해 회로도 기판을 프린팅하여 작업 포인트럴 설정하였고, 부품들을 실장해주었다. 부품 실 장과 디버깅을 하면서 틈틈이 멀티미터를 통해 제대로 연결되고 있는지 확인을하여ㅑㅆ고, 무사히ㅣ 정상 아두이노를 통해 ATmega 328에 부트로더를 빌드해준다. 16U2에도 따로 빌드를 해주어야 USB 통신이 가능해진다. 부트로더를 통해 업로드 후,..

module shift ( input [1:0]KEY, output [6:0] LEDR ); wire clk = KEY[1]; wire rst_n = KEY[0]; reg [6:0] ledr; reg [4:0] clk_count; parameter clkk=10; always @(posedge clk or negedge rst_n) if (!rst_n) begin clk_count

개발보드 : DE1-SOC 사용툴 : Quarturs Prime lite edition , Eclipse for nios module PWMCtrl ( input clk , input rst , output led ); reg [15:0] counter0; always @(negedge rst | posedege clk) begin counter0

[Verilog] Real time Clock (Hour/Min/Sec) 0:00 ~ 0:23 : Testing 0~24Hour count 0:24 ~ : Real time counting 1 min Board : DE1-SOC Tool : Quartus Prime

// Moore State Machine Module module MooreStateMachine( input clk, // Clock input reset, // Reset signal output reg moore_output // Output signal for Moore machine ); // Define states parameter S0 = 2'b00; parameter S1 = 2'b01; // State register reg [1:0] state; // Output assignment (Moore machine) always @(posedge clk or posedge reset) begin if (reset) begin state